CPU設(shè)計崗位職責(zé)

2024-07-30 閱讀 1886

CPU設(shè)計工程師展訊展訊通信(上海)有限公司,展訊,展訊通信,展訊職責(zé)描述:

1.作為核心骨干,參加下一代高端智能手機的CPU核的設(shè)計或驗證工作。

2.主要工作方向包括:CPU核相關(guān)的設(shè)計工作或驗證工作。

任職要求:

1.計算機和微電子等相關(guān)專業(yè)碩士及以上學(xué)歷,通常應(yīng)具有三年以上工作經(jīng)驗,具有扎實的計算機科學(xué)和IC設(shè)計理論知識,要求有以下一項或者多項背景:

a.精通數(shù)字電路設(shè)計,包括高速電路、低功耗和可測試性設(shè)計等。

b.熟悉CPU結(jié)構(gòu)和微架構(gòu),能按照性能/時序/面積/功耗要求,進行CPU核的結(jié)構(gòu)設(shè)計。

c.精通驗證方法學(xué),熟練掌握SystemVerilog,對CPU進行模塊級和系統(tǒng)級的仿真、驗證和調(diào)試。

d.熟悉并行處理和高性能計算,對人工智能、深度學(xué)習(xí)等領(lǐng)域有較深入理解。

e.具有ARM架構(gòu)經(jīng)驗優(yōu)先。

2.成績優(yōu)秀,有良好的團隊合作精神,希望為中國的CPU事業(yè)做出貢獻。

3.有相關(guān)領(lǐng)域論文或者其它出版物者為佳。

篇2:處理器開發(fā)工程師（CPUDSP開發(fā)設(shè)計）職位描述與崗位職責(zé)任職要求

職位描述：

處理器開發(fā)工程師

主要從事基于開放指令集的嵌入式CPU/DSP的設(shè)計開發(fā)與驗證，保障產(chǎn)品的快速交付。

崗位職責(zé)：

1.從事CPU/DSP的設(shè)計與實現(xiàn)；

2.負責(zé)模塊設(shè)計，即完成需求分解形成電路的詳細設(shè)計，并完成開發(fā)工作；

3.負責(zé)模塊的驗證，保證模塊的交付質(zhì)量；

4.負責(zé)模塊的時序/功耗/面積的迭代優(yōu)化；

任職要求：

1.3年以上工作經(jīng)驗精通數(shù)字集成電路的基礎(chǔ)知識；熟悉計算體系結(jié)構(gòu)；

2.有CPU/DSP/ISP相關(guān)模塊的設(shè)計或者經(jīng)歷；

3.精通verilog，熟悉數(shù)字電路設(shè)計，具有timing優(yōu)化、功耗優(yōu)化等經(jīng)驗；

4.熟悉一種或多種驗證方法學(xué)，熟悉芯片驗證流程和EDA工具；

5.精通C/C++/Python語言中的一種或多種；

6.熟悉匯編語言，熟悉perl/tclsh等腳本語言；

篇3:CPU設(shè)計師崗位職責(zé)

高級數(shù)字IC設(shè)計師(cpu設(shè)計)1.參與RISCVcpu設(shè)計及優(yōu)化;

2.獨立完成cacheRTL設(shè)計、驗證及詳細設(shè)計文檔;

要求:

教育背景/程度:

電子工程、微電子或相關(guān)專業(yè);

經(jīng)驗:

碩士4年以上工作經(jīng)驗,有CPU設(shè)計經(jīng)驗;

技能技巧:

1.英語6級以上,具有良好的英文文檔閱讀能力;

2.精通數(shù)字電路設(shè)計與優(yōu)化,能按照性能/時序/面積/功耗要求,進行CPU核的結(jié)構(gòu)設(shè)計。

3.精通處理器體系結(jié)構(gòu),包括CPU編程模型、流水線架構(gòu);

專業(yè)選擇

必須電子工程,微電子學(xué)專業(yè)相關(guān)專業(yè)

最低學(xué)歷

必須統(tǒng)招本科以上學(xué)歷

其他項

必須會CPU核的結(jié)構(gòu)設(shè)計

必須精通數(shù)字電路設(shè)計與優(yōu)化,精通處理器體系結(jié)構(gòu)1.參與RISCVcpu設(shè)計及優(yōu)化;