FPGA邏輯開(kāi)發(fā)工程師崗位職責(zé)

FPGA開(kāi)發(fā)工程師/數(shù)字邏輯工程師崗位描述:

1)作為一個(gè)產(chǎn)品或者一個(gè)核心模塊主要開(kāi)發(fā)工程師;

2)承擔(dān)一個(gè)產(chǎn)品或者一個(gè)核心模塊維護(hù)和功能升級(jí);

3)作為重點(diǎn)問(wèn)題或者需求的核心攻關(guān)力量

崗位要求:

3年及以上工作經(jīng)驗(yàn)。是做fpga設(shè)計(jì)或者驗(yàn)證,asic設(shè)計(jì)或者驗(yàn)證也可以,算法相關(guān)不做要求。

必備經(jīng)驗(yàn):

開(kāi)發(fā):精通Verilog或者VHDL。熟練使用Altera或者Xilinx綜合、時(shí)序分析工具,如果是做ASIC,要熟悉相應(yīng)的綜合工具。

驗(yàn)證:精通SystemVerilog,UVM方法學(xué)。熟練使用Modelsim、QuestaSim、VCS等仿真工具

FPGA開(kāi)發(fā)工程師(Junior)3名

崗位描述

1)維護(hù)或者開(kāi)發(fā)特定需求的功能模塊;

2)繼承已有產(chǎn)品,完成新產(chǎn)品;

3)作為功能較為簡(jiǎn)單的產(chǎn)品主要開(kāi)發(fā)工程師;

崗位要求:

1-3年工作經(jīng)驗(yàn):本科生及以上。

必備經(jīng)驗(yàn):

開(kāi)發(fā):熟練使用Verilog或者VHDL。熟練使用Altera或者Xilinx綜合、時(shí)序分析工具,如果是做ASIC,要熟悉相應(yīng)的綜合工具。

驗(yàn)證:熟練使用SystemVerilog,UVM方法學(xué)。熟練使用Modelsim、QuestaSim、VCS等仿真工具

崗位描述:

1)作為一個(gè)產(chǎn)品或者一個(gè)核心模塊主要開(kāi)發(fā)工程師;

2)承擔(dān)一個(gè)產(chǎn)品或者一個(gè)核心模塊維護(hù)和功能升級(jí);

3)作為重點(diǎn)問(wèn)題或者需求的核心攻關(guān)力量

崗位要求:

3年及以上工作經(jīng)驗(yàn)。是做fpga設(shè)計(jì)或者驗(yàn)證,asic設(shè)計(jì)或者驗(yàn)證也可以,算法相關(guān)不做要求。

必備經(jīng)驗(yàn):

開(kāi)發(fā):精通Verilog或者VHDL。熟練使用Altera或者Xilinx綜合、時(shí)序分析工具,如果是做ASIC,要熟悉相應(yīng)的綜合工具。

驗(yàn)證:精通SystemVerilog,UVM方法學(xué)。熟練使用Modelsim、QuestaSim、VCS等仿真工具

FPGA開(kāi)發(fā)工程師(Junior)3名

崗位描述

1)維護(hù)或者開(kāi)發(fā)特定需求的功能模塊;

2)繼承已有產(chǎn)品,完成新產(chǎn)品;

3)作為功能較為簡(jiǎn)單的產(chǎn)品主要開(kāi)發(fā)工程師;

崗位要求:

1-3年工作經(jīng)驗(yàn):本科生及以上。

必備經(jīng)驗(yàn):

開(kāi)發(fā):熟練使用Verilog或者VHDL。熟練使用Altera或者Xilinx綜合、時(shí)序分析工具,如果是做ASIC,要熟悉相應(yīng)的綜合工具。

驗(yàn)證:熟練使用SystemVerilog,UVM方法學(xué)。熟練使用Modelsim、QuestaSim、VCS等仿真工具

篇2:FPGA邏輯工程師崗位職責(zé)

FPGA邏輯工程師恒潤(rùn)科技北京經(jīng)緯恒潤(rùn)科技有限公司,北京經(jīng)緯科技,恒潤(rùn)科技,經(jīng)緯恒潤(rùn)職責(zé)描述:

1.根據(jù)系統(tǒng)或產(chǎn)品需求,編寫(xiě)FPGA模塊方案

2.負(fù)責(zé)FPGA模塊的設(shè)計(jì)、實(shí)現(xiàn)與驗(yàn)證

任職要求:

1.碩士及以上學(xué)歷,或本科具有2年以上相關(guān)工作經(jīng)驗(yàn)

2.熟悉FPGA設(shè)計(jì)開(kāi)發(fā)流程,熟練掌握Verilog或VHDL語(yǔ)言

3.具有較強(qiáng)的責(zé)任心和團(tuán)隊(duì)合作精神

4.具有PCIe、USB3.0、SATA、以太網(wǎng)等開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先

篇3:邏輯驗(yàn)證工程師崗位職責(zé)

數(shù)字芯片(邏輯)設(shè)計(jì)/驗(yàn)證工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興崗位職責(zé):

1、負(fù)責(zé)芯片頂層或IP集成驗(yàn)證;

2、與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃,并搭建基于UVM的驗(yàn)證平臺(tái);

3、執(zhí)行驗(yàn)證計(jì)劃,編寫(xiě)測(cè)試用例,開(kāi)展遞歸測(cè)試,完成問(wèn)題的調(diào)試和修復(fù);

4、負(fù)責(zé)覆蓋率收斂,并設(shè)計(jì)和編寫(xiě)測(cè)試用例完成signoff前的cross-check;

5、開(kāi)展門(mén)級(jí)功能和時(shí)序仿真;

6、為芯片的bringup提供支持。

任職要求:

1、4-6年IC驗(yàn)證經(jīng)驗(yàn),微電子、計(jì)算機(jī)、通信等相關(guān)專(zhuān)業(yè),碩士及以上學(xué)歷;

2、熟悉IC驗(yàn)證流程,具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn);

3、熟悉SystemVerilog和UVM驗(yàn)證方法學(xué);

4、熟悉AXI/APB/AHB等總線(xiàn)協(xié)議;

5、熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證;

6、熟悉門(mén)級(jí)仿真;

7、能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn),具備團(tuán)隊(duì)協(xié)作精神,思路清晰,愛(ài)鉆研,具備抗壓能力。