系統驗證工程師ALTRAN亞創(上海)工程技術有限公司,ALTRAN,亞創,亞創工作職責

?測試任務包括:

o獨立承擔測試任務,設計合理的測試計劃及測試用例

o執行測試用例,缺陷報告及跟蹤

o能與同事、跨部門的組織或個人進行協作,完成聯調、集成測試

o參與自動化用例的編寫,設計&參與產品的性能、安全測試

o編寫并維護測試文檔,測試幫助手冊

?保證被測系統的質量,能引入比較好的思想和方法,設計、優化、執行測試過程

?從用戶角度對產品、流程提出持續性改進意見,與項目團隊共同提高軟件品質

任職資質

?工作積極主動,執行力強,良好的英語溝通能力

?本科5年以上,碩士3年以上軟件測試工作經驗

?熟悉linux操作系統

?熟悉軟件測試流程,掌握軟件測試理論及方法,并能熟練使用常見的測試工具

?具備良好的需求理解能力、溝通協調能力和團隊合作精神

?具有較強的邏輯思維與綜合概括能力,良好的文檔編寫習慣和能力

?理解車聯網架構、通信鏈路,熟悉TCP/IP,HTTP協議

?有專項測試經驗者優先考慮如:自動化,性能,安全

?熟悉CANoe/Spy3/Peak-CAN等總線工具者優先考慮

?熟悉Python/Shell等腳本者優先考慮

篇2:數字IC驗證工程師崗位職責

數字IC驗證工程師崗位職責:

1.負責搭建模塊級到系統級可重用的驗證環境及驗證平臺;

2.負責編寫測試用例,并進行調試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

任職要求:

1.本科及以上學歷,微電子、電子工程、通信工程類專業;

2.至少5年以上工作經驗或有多個IC設計項目的驗證經驗;

3.熟悉ASIC芯片全開發流程(COT/SoC均可);

4.熟練掌握HDL語言:verilog/systemverilog;

5.對驗證方法學的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責:

1.負責搭建模塊級到系統級可重用的驗證環境及驗證平臺;

2.負責編寫測試用例,并進行調試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

篇3:IC設計驗證工程師崗位職責

IC設計驗證工程師西安紫光國芯半導體有限公司西安紫光國芯半導體有限公司,華芯半導體,西安紫光國芯,西安紫光國芯半導體有限公司,紫光國芯以下招聘職位均為公司設計服務部門的工程師職位,為上海大型國際IC公司以及國內頂端IC公司提供on-site設計服務。

西安紫光國芯的設計服務部門能夠提供高端設計服務,具備從設計規格到芯片流片完整流程的設計經驗,包括:設計實現、功能驗證、綜合和DFT、物理實現、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設計和流片,幫助客戶低成本的、高效的實現產品化,是目前國內最大的設計服務外包服務商,所服務的客戶均為國際知名大型芯片設計公司以及國內頂端芯片設計公司,具備一流的技術及設計環境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術板塊,使其可以快速穩定成長。

我們各個業務板塊均提供先進的設計開發環境,良好的企業文化以及人文關懷,優厚的薪酬待遇,完善的休假體系,全面的社會及商業保險。誠邀有志IC事業的人才加盟共同發展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish