職位描述：

SOC驗(yàn)證工程師

崗位描述：

1、負(fù)責(zé)芯片/模塊驗(yàn)證計(jì)劃制定，環(huán)境搭建，用例編寫調(diào)試，覆蓋率數(shù)據(jù)收集分析等

2、深度學(xué)習(xí)算法芯片的驗(yàn)證

任職要求：

1、本科及以上學(xué)歷，并擁有2年以上芯片驗(yàn)證經(jīng)驗(yàn)，微電子、計(jì)算機(jī)、電子或通信專業(yè)；

2、熟悉ARM的各種總線協(xié)議，及SPI、I2C等各種常用總線，CPU，DDR，DMAC等常用模塊工作方式；

3、驗(yàn)證技術(shù)能力要求如下：

有SoC或復(fù)雜IP規(guī)范化驗(yàn)證經(jīng)驗(yàn)；

熟悉驗(yàn)證標(biāo)準(zhǔn)流程；

熟練使用Verilog，SystemVerilog搭建驗(yàn)證環(huán)境，編寫測(cè)試用例等；

熟練使用UVM或VMM方法學(xué)；

熟悉C/C++/SystemC;

至少能熟練使用一種腳本，包括并不限于python,Perl,Makefile,各種Shell等;

使用過(guò)synopysys的VIP；

熟悉常用的深度學(xué)習(xí)算法，包括cnn、dnn、rnn、lstm等的申請(qǐng)人優(yōu)先考慮

有完整芯片流片經(jīng)驗(yàn)者優(yōu)先。

篇2:數(shù)字IC驗(yàn)證工程師崗位職責(zé)

數(shù)字IC驗(yàn)證工程師崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

任職要求:

1.本科及以上學(xué)歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗(yàn)或有多個(gè)IC設(shè)計(jì)項(xiàng)目的驗(yàn)證經(jīng)驗(yàn);

3.熟悉ASIC芯片全開(kāi)發(fā)流程(COT/SoC均可);

4.熟練掌握HDL語(yǔ)言:verilog/systemverilog;

5.對(duì)驗(yàn)證方法學(xué)的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責(zé):

1.負(fù)責(zé)搭建模塊級(jí)到系統(tǒng)級(jí)可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺(tái);

2.負(fù)責(zé)編寫測(cè)試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

篇3:IC設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

IC設(shè)計(jì)驗(yàn)證工程師西安紫光國(guó)芯半導(dǎo)體有限公司西安紫光國(guó)芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國(guó)芯,西安紫光國(guó)芯半導(dǎo)體有限公司,紫光國(guó)芯以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國(guó)際IC公司以及國(guó)內(nèi)頂端IC公司提供on-site設(shè)計(jì)服務(wù)。

西安紫光國(guó)芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和DFT、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過(guò)去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國(guó)內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國(guó)際知名大型芯片設(shè)計(jì)公司以及國(guó)內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長(zhǎng)。

我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開(kāi)發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠(chéng)邀有志IC事業(yè)的人才加盟共同發(fā)展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish