集成電路版圖設(shè)計工程師泰凌微電子泰凌微電子(上海)有限公司,泰凌,泰凌微電子,泰凌工作內(nèi)容:

負責進行版圖布局規(guī)劃。

與設(shè)計工程師進行有效溝通,協(xié)助其查找問題,并提出合理化建議。

進行驗證工作。

要求:

1.本科學歷,電子、微電子等相關(guān)專業(yè);

2.2年以上相關(guān)工作經(jīng)驗;

3.了解和熟悉混合信號芯片版圖設(shè)計流程,熟練掌握CalibreLVS/DRC;

4.熟悉CMOS工藝生產(chǎn)流程,有Floorplanning經(jīng)驗;

5.熟練使用Cadence布局布線工具,了解高頻、低噪聲、高對稱性等條件下的版圖設(shè)計;

6.熟悉Latch-up、ESD、天線效應(yīng)在版圖設(shè)計中的解決方案;

7.有多次全定制IC產(chǎn)品tape-out經(jīng)驗優(yōu)先;

篇2:集成電路版圖工程師崗位職責

集成電路版圖工程師上海漢締醫(yī)療設(shè)備有限公司上海漢締醫(yī)療設(shè)備有限公司,漢締崗位職責:

1、負責根據(jù)designer提供的schematic創(chuàng)建模擬與混合信號IC晶體管級版圖設(shè)計;

2、通過DRC和LVS對版圖進行驗證和優(yōu)化;

3、與designer精密合作與溝通,對版圖的結(jié)構(gòu)和布局有準確性地理解。

任職要求:

1、微電子等相關(guān)專業(yè),本科學歷;

2、熟練掌握版圖設(shè)計工具CadenceVirtuoso/Laker設(shè)計流程,及版圖驗證DRC和LVS工作使用流程;

3、能夠讀懂foundry提供的designrule等文件;

4、有CMOS圖像傳感器設(shè)計版圖,了解IC工藝制作流程者優(yōu)先考慮;

5、態(tài)度積極主動,有團隊合作精神。