硬件開發(fā)/驗(yàn)證工程師復(fù)旦微上海復(fù)旦微電子集團(tuán)股份有限公司,上海復(fù)旦,復(fù)旦微,復(fù)旦崗位職責(zé):

1.從事集成電路設(shè)計(jì)工作;

2.主要完成集成電路設(shè)計(jì)中的硬件設(shè)計(jì)、驗(yàn)證設(shè)計(jì)、樣片測試、參數(shù)標(biāo)定工作;

3.硬件設(shè)計(jì):使用EDA軟件、電子產(chǎn)品有針對設(shè)計(jì)原理圖、PCB、調(diào)試;

4.驗(yàn)證設(shè)計(jì):編寫軟件(C、匯編)配合PCB板有針對性進(jìn)行功能驗(yàn)證;

5.樣片測試:編寫軟件、設(shè)計(jì)硬件對工程樣片進(jìn)行功能、參數(shù)測試,編寫文檔;

6.參數(shù)標(biāo)定:分析樣片測試中的數(shù)據(jù)、編寫文檔,完成芯片AC/DC參數(shù)標(biāo)定。

職位要求:

1.大學(xué)本科及以上學(xué)歷,至少具備一年工作經(jīng)驗(yàn);

2.通信、電子工程、微電子或相關(guān)專業(yè),性別不限;

3.熟練掌握PC機(jī)硬件基本接口、常用芯片和器件;

4.熟練掌握一種PC高級語言(C/VB/VC等);

5.熟練掌握至少一類單片機(jī)(51/PIC/ARM);

6.熟練掌握PCB設(shè)計(jì)工具(PROTEL),有一定的PCB設(shè)計(jì)經(jīng)驗(yàn);

7.具有EEPROM、FLASH、RFID工作經(jīng)驗(yàn)者優(yōu)先;

8.具備基本數(shù)字電路設(shè)計(jì),有使用VHDL或Verilog設(shè)計(jì)、仿真經(jīng)驗(yàn);

9.具備通用可編程器件(CPLD/FPGA)開發(fā)基礎(chǔ)知識;

10.具備良好的團(tuán)隊(duì)協(xié)作精神、溝通能力,有較強(qiáng)的自學(xué)能力和進(jìn)取心。

篇2:數(shù)字IC驗(yàn)證工程師崗位職責(zé)

數(shù)字IC驗(yàn)證工程師崗位職責(zé):

1.負(fù)責(zé)搭建模塊級到系統(tǒng)級可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺;

2.負(fù)責(zé)編寫測試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

任職要求:

1.本科及以上學(xué)歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗(yàn)或有多個(gè)IC設(shè)計(jì)項(xiàng)目的驗(yàn)證經(jīng)驗(yàn);

3.熟悉ASIC芯片全開發(fā)流程(COT/SoC均可);

4.熟練掌握HDL語言:verilog/systemverilog;

5.對驗(yàn)證方法學(xué)的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責(zé):

1.負(fù)責(zé)搭建模塊級到系統(tǒng)級可重用的驗(yàn)證環(huán)境及驗(yàn)證平臺;

2.負(fù)責(zé)編寫測試用例,并進(jìn)行調(diào)試、收集分析驗(yàn)證覆蓋率;

3.負(fù)責(zé)改進(jìn)并完善公司的芯片驗(yàn)證流程。

篇3:IC設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

IC設(shè)計(jì)驗(yàn)證工程師西安紫光國芯半導(dǎo)體有限公司西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國際IC公司以及國內(nèi)頂端IC公司提供on-site設(shè)計(jì)服務(wù)。

西安紫光國芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和DFT、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計(jì)公司以及國內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。

我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險(xiǎn)。誠邀有志IC事業(yè)的人才加盟共同發(fā)展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish