邏輯工程師崗位職責(zé)

職責(zé)描述:

1.負(fù)責(zé)方案設(shè)計(jì)、邏輯開發(fā)以及仿真驗(yàn)證,系統(tǒng)的板級(jí)調(diào)試,定位問題并修改;

2.負(fù)責(zé)面積、性能與功耗的trade-off,定位系統(tǒng)瓶頸并優(yōu)化;

3.參與項(xiàng)目的整體規(guī)劃與實(shí)施,將FPGA設(shè)計(jì)與軟件集成為實(shí)際產(chǎn)品。

任職要求:

1、電子、通信、自動(dòng)化等相關(guān)專業(yè),本科及以上學(xué)歷,3-5年以上工作經(jīng)驗(yàn);

2、熟悉Altera或者Xilinx的FPGA器件,能夠熟練使用Quartus或ISE、Vivado等工程軟件;

3、熟練掌握Verilog/VHDL語言,具有良好的編程習(xí)慣;

4、熟悉數(shù)字信號(hào)處理相關(guān)算法和FPGA實(shí)現(xiàn)。

邏輯工程師崗位

篇2:FPGA邏輯工程師崗位職責(zé)

FPGA邏輯工程師恒潤(rùn)科技北京經(jīng)緯恒潤(rùn)科技有限公司,北京經(jīng)緯科技,恒潤(rùn)科技,經(jīng)緯恒潤(rùn)職責(zé)描述:

1.根據(jù)系統(tǒng)或產(chǎn)品需求,編寫FPGA模塊方案

2.負(fù)責(zé)FPGA模塊的設(shè)計(jì)、實(shí)現(xiàn)與驗(yàn)證

任職要求:

1.碩士及以上學(xué)歷,或本科具有2年以上相關(guān)工作經(jīng)驗(yàn)

2.熟悉FPGA設(shè)計(jì)開發(fā)流程,熟練掌握Verilog或VHDL語言

3.具有較強(qiáng)的責(zé)任心和團(tuán)隊(duì)合作精神

4.具有PCIe、USB3.0、SATA、以太網(wǎng)等開發(fā)經(jīng)驗(yàn)者優(yōu)先

篇3:邏輯驗(yàn)證工程師崗位職責(zé)

數(shù)字芯片(邏輯)設(shè)計(jì)/驗(yàn)證工程師九州華興集成電路設(shè)計(jì)(北京)有限公司九州華興集成電路設(shè)計(jì)(北京)有限公司,九州華興,九州華興崗位職責(zé):

1、負(fù)責(zé)芯片頂層或IP集成驗(yàn)證;

2、與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃,并搭建基于UVM的驗(yàn)證平臺(tái);

3、執(zhí)行驗(yàn)證計(jì)劃,編寫測(cè)試用例,開展遞歸測(cè)試,完成問題的調(diào)試和修復(fù);

4、負(fù)責(zé)覆蓋率收斂,并設(shè)計(jì)和編寫測(cè)試用例完成signoff前的cross-check;

5、開展門級(jí)功能和時(shí)序仿真;

6、為芯片的bringup提供支持。

任職要求:

1、4-6年IC驗(yàn)證經(jīng)驗(yàn),微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè),碩士及以上學(xué)歷;

2、熟悉IC驗(yàn)證流程,具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn);

3、熟悉SystemVerilog和UVM驗(yàn)證方法學(xué);

4、熟悉AXI/APB/AHB等總線協(xié)議;

5、熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證;

6、熟悉門級(jí)仿真;

7、能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn),具備團(tuán)隊(duì)協(xié)作精神,思路清晰,愛鉆研,具備抗壓能力。