工程師開發(fā)崗位職責(zé)任職要求
工程師開發(fā)崗位職責(zé)
職責(zé)描述:
參與項(xiàng)目系統(tǒng)方案設(shè)計(jì),軟件及硬件系統(tǒng)的FPGA開發(fā)。
任職要求:
1、精通VerilogHDL語言、仿真和時(shí)序約束、時(shí)序分析、時(shí)序優(yōu)化方法,熟練掌握vivado,matlab、modelsim/VCS等仿真調(diào)試工具;
2、有FPGA外部存儲(chǔ)控制器、以太網(wǎng)及高速串行接口開發(fā)調(diào)試經(jīng)驗(yàn);
3、精通XILINXZYNQSOC平臺(tái)開發(fā);
4、精通常用數(shù)字信號(hào)處理算法及實(shí)現(xiàn)方法,理論功底扎實(shí)。
工程師開發(fā)崗位
篇2:軟件開發(fā)工程師崗位說明書(范)
軟件開發(fā)工程師崗位說明書
崗位名稱:軟件開發(fā)工程師所屬部門:產(chǎn)品開發(fā)部直接上級(jí):開發(fā)部項(xiàng)目經(jīng)理/小組長(zhǎng)
直接管轄范圍:無
工作目的:產(chǎn)品軟件開發(fā)
具體工作職責(zé)
按產(chǎn)品開發(fā)計(jì)劃,保質(zhì)、保量按時(shí)完成自己所擔(dān)負(fù)的產(chǎn)品開發(fā)任務(wù);
按有關(guān)規(guī)定擬制技術(shù)文件,并按時(shí)提交;
按時(shí)提交工作總結(jié)報(bào)告、如實(shí)填寫產(chǎn)品開發(fā)進(jìn)度表;
負(fù)責(zé)新產(chǎn)品研制中的貫標(biāo)工作及保證所開發(fā)的產(chǎn)品符合可靠性設(shè)計(jì)要求;
參加新技術(shù)交流和培訓(xùn);
負(fù)責(zé)產(chǎn)品技術(shù)保密;
每天填寫日志,重要信息及時(shí)上報(bào),周末交日志、周總結(jié)、下周計(jì)劃;
完成領(lǐng)導(dǎo)臨時(shí)交辦的工作。
關(guān)鍵決策與責(zé)任:
資格要求:學(xué)歷要求:本科及以上
專業(yè)知識(shí)要求:通信、計(jì)算機(jī)、相關(guān)專業(yè)
技術(shù)資格要求:
專業(yè)背景要求:3年以上通信領(lǐng)域、計(jì)算機(jī)領(lǐng)域軟件研發(fā)工作經(jīng)驗(yàn)。
年齡/性別要求:不限。
個(gè)性要求:不限。
篇3:硬件開發(fā)工程師崗位說明書(范)
硬件開發(fā)工程師崗位說明書
崗位名稱:硬件開發(fā)工程師所屬部門:產(chǎn)品開發(fā)部直接上級(jí):開發(fā)部項(xiàng)目經(jīng)理/小組長(zhǎng)
直接管轄范圍:無
工作目的:產(chǎn)品硬件開發(fā)
具體工作職責(zé)
按產(chǎn)品開發(fā)計(jì)劃,保質(zhì)、保量按時(shí)完成自己所擔(dān)負(fù)的產(chǎn)品開發(fā)任務(wù);
按有關(guān)規(guī)定擬制技術(shù)文件,并按時(shí)提交;
按時(shí)提交工作總結(jié)報(bào)告、如實(shí)填寫產(chǎn)品開發(fā)進(jìn)度表;
負(fù)責(zé)新產(chǎn)品研制中的貫標(biāo)工作及保證所開發(fā)的產(chǎn)品符合可靠性設(shè)計(jì)要求;
參加新技術(shù)交流和培訓(xùn);
負(fù)責(zé)產(chǎn)品技術(shù)保密;
每天填寫日志,重要信息及時(shí)上報(bào),周末交日志、周總結(jié)、下周計(jì)劃;
完成領(lǐng)導(dǎo)臨時(shí)交辦的工作。
關(guān)鍵決策與責(zé)任:
資格要求:學(xué)歷要求:本科及以上
專業(yè)知識(shí)要求:通信、計(jì)算機(jī)、相關(guān)專業(yè)
技術(shù)資格要求:
專業(yè)背景要求:3年以上通信領(lǐng)域、計(jì)算機(jī)領(lǐng)域硬件研發(fā)工作經(jīng)驗(yàn)。
年齡/性別要求:不限。
個(gè)性要求:不限。