芯片開(kāi)發(fā)工程師華星光電深圳市華星光電技術(shù)有限公司,華星,華星光電,華星光電集團(tuán),華星集團(tuán),華星職責(zé)描述:

1.負(fù)責(zé)硬件部分開(kāi)發(fā)設(shè)計(jì)工作,BOM本地化制作、原理圖設(shè)計(jì)、PCBLayout審核

2.編寫硬件開(kāi)發(fā)語(yǔ)言(Verilog),及仿真、時(shí)序約束/分析、RTL代碼的邏輯綜合、調(diào)試、測(cè)試

3.運(yùn)用Xilinx、Altera等公司主流FPGA器件及開(kāi)發(fā)環(huán)境進(jìn)行項(xiàng)目開(kāi)發(fā);

任職要求:

1.熟悉硬件開(kāi)發(fā)流程,并熟練操作相關(guān)軟件如orcad,powerpcb,allegro...

2.熟悉硬體開(kāi)發(fā)語(yǔ)言流程,并熟練編寫Verilog,及熟悉相關(guān)軟件如Modelsim,Questa.

3.熟悉FPGA設(shè)計(jì)流程,并熟練操作Vivado(Xilinx平臺(tái)),Quartus(Intel/Altera平臺(tái)),Diamond(Lattice平臺(tái))。

篇2:芯片開(kāi)發(fā)工程師崗位職責(zé)

芯片開(kāi)發(fā)工程師華星光電深圳市華星光電技術(shù)有限公司,華星,華星光電,華星光電集團(tuán),華星集團(tuán),華星職責(zé)描述:

1.負(fù)責(zé)硬件部分開(kāi)發(fā)設(shè)計(jì)工作,BOM本地化制作、原理圖設(shè)計(jì)、PCBLayout審核

2.編寫硬件開(kāi)發(fā)語(yǔ)言(Verilog),及仿真、時(shí)序約束/分析、RTL代碼的邏輯綜合、調(diào)試、測(cè)試

3.運(yùn)用Xilinx、Altera等公司主流FPGA器件及開(kāi)發(fā)環(huán)境進(jìn)行項(xiàng)目開(kāi)發(fā);

任職要求:

1.熟悉硬件開(kāi)發(fā)流程,并熟練操作相關(guān)軟件如orcad,powerpcb,allegro...

2.熟悉硬體開(kāi)發(fā)語(yǔ)言流程,并熟練編寫Verilog,及熟悉相關(guān)軟件如Modelsim,Questa.

3.熟悉FPGA設(shè)計(jì)流程,并熟練操作Vivado(Xilinx平臺(tái)),Quartus(Intel/Altera平臺(tái)),Diamond(Lattice平臺(tái))。

篇3:芯片開(kāi)發(fā)崗位職責(zé)芯片開(kāi)發(fā)職責(zé)任職要求

芯片開(kāi)發(fā)崗位職責(zé)

職責(zé)描述:

1.負(fù)責(zé)電源管理芯片開(kāi)發(fā)。

2.ServeaskeydesignerofpowermanagementDC/DCchipssuchasbuck,boostetc.

3.Simulation,layout,parasiticextraction,designoptimization

4.Facilitatechipintegration

任職要求:

1.碩士or以上in微電子orrelatedsubjects

2.>3yearsofexperienceinpowermanagementDC/DCICdevelopmentusingBCDprocessand/orCMOSindesignofbuck,boost,andLDOetc.

3.有成功流片經(jīng)驗(yàn)。

4.熟悉BCD半導(dǎo)體工藝。

5.ExpertuserofCadenceVirtuoso,Spectre,andAssuraandothermixed-signalEDA軟件來(lái)實(shí)現(xiàn)器件建模和仿真。

6.工作態(tài)度積極,責(zé)任心強(qiáng)。很強(qiáng)的自我管理能力,能獨(dú)立承擔(dān)工作壓力。高度的工作熱情,良好的團(tuán)隊(duì)合作精神。