智能感知系統(tǒng)設(shè)計(jì)與芯片測(cè)試驗(yàn)證之江實(shí)驗(yàn)室之江實(shí)驗(yàn)室職責(zé)描述:

(1)研究智能感知系統(tǒng)的最優(yōu)架構(gòu);

(2)與芯片設(shè)計(jì)團(tuán)隊(duì)合作,完成智能感知芯片的spec定義更新和優(yōu)化;

(3)面向芯片功能和性能的wafer級(jí)/封裝芯片的測(cè)試和糾錯(cuò);

(4)基于芯片的模組設(shè)計(jì)與功能性能驗(yàn)證。

任職要求:

(1)電路與系統(tǒng)、微電子與固體電子學(xué)、電子科學(xué)與技術(shù)、通信工程等相關(guān)專業(yè),碩士及以上學(xué)歷;

(2)具有射頻及毫米波雷達(dá)系統(tǒng)或智能硬件系統(tǒng)實(shí)現(xiàn)的經(jīng)驗(yàn);

(3)熟悉wafer/封裝芯片的測(cè)試和表征設(shè)備以及相應(yīng)的糾錯(cuò)方法;

(4)熟悉模組的設(shè)計(jì)方法,包括數(shù)模混合電路設(shè)計(jì),FPGA使用,散熱設(shè)計(jì),結(jié)構(gòu)設(shè)計(jì)。

篇2:芯片測(cè)試驗(yàn)證崗位職責(zé)芯片測(cè)試驗(yàn)證職責(zé)任職要求

芯片測(cè)試驗(yàn)證崗位職責(zé)

職責(zé)描述:

(1)研究智能感知系統(tǒng)的最優(yōu)架構(gòu);研究并驗(yàn)證相應(yīng)的感知算法(雷達(dá)或LiDar算法);

(2)與芯片設(shè)計(jì)團(tuán)隊(duì)合作,完成智能感知芯片的spec定義更新和優(yōu)化;

(3)面向芯片功能和性能的wafer級(jí)/封裝芯片的測(cè)試和糾錯(cuò);

(4)基于芯片的模組設(shè)計(jì)與功能性能驗(yàn)證。

任職要求:

(1)電路與系統(tǒng)、微電子與固體電子學(xué)、電子科學(xué)與技術(shù)、通信工程等相關(guān)專業(yè),碩士及以上學(xué)歷;

(2)具有射頻及毫米波雷達(dá)系統(tǒng)或智能硬件系統(tǒng)實(shí)現(xiàn)的經(jīng)驗(yàn);

(3)熟悉wafer/封裝芯片的測(cè)試和表征設(shè)備以及相應(yīng)的糾錯(cuò)方法;

(4)熟悉模組的設(shè)計(jì)方法,包括數(shù)模混合電路設(shè)計(jì),FPGA使用,散熱設(shè)計(jì),結(jié)構(gòu)設(shè)計(jì)。

篇3:系統(tǒng)測(cè)試驗(yàn)證崗位職責(zé)系統(tǒng)測(cè)試驗(yàn)證職責(zé)任職要求

系統(tǒng)測(cè)試驗(yàn)證崗位職責(zé)

職責(zé)描述:

(1)研究智能感知系統(tǒng)的最優(yōu)架構(gòu);研究并驗(yàn)證相應(yīng)的感知算法(雷達(dá)或LiDar算法);

(2)與芯片設(shè)計(jì)團(tuán)隊(duì)合作,完成智能感知芯片的spec定義更新和優(yōu)化;

(3)面向芯片功能和性能的wafer級(jí)/封裝芯片的測(cè)試和糾錯(cuò);

(4)基于芯片的模組設(shè)計(jì)與功能性能驗(yàn)證。

任職要求:

(1)電路與系統(tǒng)、微電子與固體電子學(xué)、電子科學(xué)與技術(shù)、通信工程等相關(guān)專業(yè),碩士及以上學(xué)歷;

(2)具有射頻及毫米波雷達(dá)系統(tǒng)或智能硬件系統(tǒng)實(shí)現(xiàn)的經(jīng)驗(yàn);

(3)熟悉wafer/封裝芯片的測(cè)試和表征設(shè)備以及相應(yīng)的糾錯(cuò)方法;

(4)熟悉模組的設(shè)計(jì)方法,包括數(shù)模混合電路設(shè)計(jì),FPGA使用,散熱設(shè)計(jì),結(jié)構(gòu)設(shè)計(jì)。