硬件驗證工程師崗位職責

崗位職責:

參與完成芯片驗證策略、驗證方案的編寫;嚴格遵循開發(fā)流程、模板、標準和規(guī)范

完成芯片驗證環(huán)境開發(fā)及芯片驗證的執(zhí)行(前后仿真),確保開發(fā)工作按時按質(zhì)完成。

及時編寫各種驗證文檔和標準化資料,實現(xiàn)資源、經(jīng)驗共享。

崗位要求:

計算機、通信、電子信息、微電子相關(guān)專業(yè),本科4年以上,碩士2年(含)相關(guān)工作經(jīng)驗;

熟練使用verilog等硬件開發(fā)語言,熟悉candence,synopsys等公司EDA仿真調(diào)試工具;

熟練掌握SysterVerilog等驗證語言、驗證工具和方法,編寫testbench進行模塊及系統(tǒng)級驗證。

熟悉IC開發(fā)流程,3年以上IC驗證經(jīng)驗優(yōu)先;

具有良好的自學能力、創(chuàng)新能力、良好的溝通能力和團隊精神;正直坦誠,責任心強;

微信分享

篇2:數(shù)字IC驗證工程師崗位職責

數(shù)字IC驗證工程師崗位職責:

1.負責搭建模塊級到系統(tǒng)級可重用的驗證環(huán)境及驗證平臺;

2.負責編寫測試用例,并進行調(diào)試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

任職要求:

1.本科及以上學歷,微電子、電子工程、通信工程類專業(yè);

2.至少5年以上工作經(jīng)驗或有多個IC設(shè)計項目的驗證經(jīng)驗;

3.熟悉ASIC芯片全開發(fā)流程(COT/SoC均可);

4.熟練掌握HDL語言:verilog/systemverilog;

5.對驗證方法學的熟練使用:VMM/UVM/OVM之一;

6.腳本的熟練使用:sh/perl/TCL/Makefile/Python/Ruby。

崗位職責:

1.負責搭建模塊級到系統(tǒng)級可重用的驗證環(huán)境及驗證平臺;

2.負責編寫測試用例,并進行調(diào)試、收集分析驗證覆蓋率;

3.負責改進并完善公司的芯片驗證流程。

篇3:IC設(shè)計驗證工程師崗位職責

IC設(shè)計驗證工程師西安紫光國芯半導(dǎo)體有限公司西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯以下招聘職位均為公司設(shè)計服務(wù)部門的工程師職位,為上海大型國際IC公司以及國內(nèi)頂端IC公司提供on-site設(shè)計服務(wù)。

西安紫光國芯的設(shè)計服務(wù)部門能夠提供高端設(shè)計服務(wù),具備從設(shè)計規(guī)格到芯片流片完整流程的設(shè)計經(jīng)驗,包括:設(shè)計實現(xiàn)、功能驗證、綜合和DFT、物理實現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款SoC在65nm/40nm/28nm/14nm工藝上的SoC芯片設(shè)計和流片,幫助客戶低成本的、高效的實現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計公司以及國內(nèi)頂端芯片設(shè)計公司,具備一流的技術(shù)及設(shè)計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術(shù)板塊,使其可以快速穩(wěn)定成長。

我們各個業(yè)務(wù)板塊均提供先進的設(shè)計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志IC事業(yè)的人才加盟共同發(fā)展!

Responsibilities:

1.Accordingtothedesignspecification,beresponsiblefortheverificationplanandverificationobjectivedefinition.

2.Test-benchdevelopment(modeling,assertions,checkers,monitors,score-board,regressions,coverage),test-casedevelopment(sequence,VRAD)andintegration.

3.WorkwithRandomVerificationmethodology(VMM,OVM,UVM,eRM)

4.WorkasanindependentverificationengineerstocheckthedesignfunctionalityatSOCmodulelevelandchiplevel.

5.WorkasinterfacewithFront-EndandBack-Endengineertooptimizeorreviewthedesignarchitectureandimplementation.

6.VerilogorVHDLcodingaccordingtodesignspecificationorexternal/internalIPintegration.

7.Supportthepostsimulationwithgate-levelverilogorVHDLnetlist.

Requirements:

1.EitherBachelor,MasterorPhDinMicroelectronics,ElectronicEngineering,orrelatedfield,2+Yearsofverificationworkingexperience.

2.ExperiencewithVerificationlanguage(SPECMAN/E-language,System-Verilog,Vera)

3.ExperiencewithRTLcodingandsimulators(Modelsim,NC-sim).

4.Basicknowledgeofscriptlanguage(Perl,TCL,C-languageandsoon)

5.Knowledgeabout2G/3G/LTEhandsetbasebandArchitecture,ARM,AHBArchitectureisaplus.

6.KnowledgeaboutBasebandchipperipheral(USB2.0/USB3.0,SSIC,MIPI)isaplus.

7.Teamoriented,lovetoworkinyoung,internationalandhighlymotivatedteams.

8.GoodcommandofEnglish