集成電路前端(數(shù)字)驗證工程師廣芯微電子(廣州)股份有限公司廣芯微電子(廣州)股份有限公司,廣芯微電子,廣芯職責(zé)描述:

1.與芯片設(shè)計工程師溝通,撰寫完整的IP驗證和芯片級驗證的測試計劃

2.負責(zé)芯片測試環(huán)境搭建

3.使用SystemVerilog搭建UVM驗證環(huán)境。能進行隨機性測試和回歸測試。

4.參與FPGA系統(tǒng)驗證

任職要求:

1.電子工程,計算機或微電子等專業(yè),本科以上學(xué)歷

2.在數(shù)字設(shè)計驗證領(lǐng)域有2年以上工作經(jīng)驗

3.熟悉IP模塊以及芯片級測試計劃的撰寫

4.熟悉Verilog/C/C++

5.熟悉UVM驗證方法學(xué),熟悉使用SystemVerilog。

6.具有芯片流片經(jīng)驗者優(yōu)先

7.有低功耗驗證者優(yōu)先

8.具有團隊精神,責(zé)任感,積極主動,溝通能力強

篇2:射頻集成電路設(shè)計工程師崗位職責(zé)

射頻集成電路設(shè)計工程師北京百瑞互聯(lián)技術(shù)有限公司北京百瑞互聯(lián)技術(shù)有限公司,百瑞崗位職責(zé):

1基于CMOS工藝的射頻收發(fā)芯片的電路和系統(tǒng)設(shè)計,制定各模塊性能指標和實現(xiàn)方案;

2獨立進行射頻電路模塊的設(shè)計,其中包括電路結(jié)構(gòu)的確立、行為級和電路級的仿真、電路的實現(xiàn)和芯片的測試,并指導(dǎo)系統(tǒng)級射頻應(yīng)用。

3根據(jù)規(guī)范設(shè)計射頻集成電路諸如LNA、Mixer、PLL、VCO,Filter,VGA,ADDA和PA等

4.根據(jù)系統(tǒng)要求將各個功能模塊集成為SOC系統(tǒng)

5.根據(jù)電路要求指導(dǎo)版圖工程師進行版圖設(shè)計

6根據(jù)設(shè)計結(jié)果完成設(shè)計文檔和測試計劃

7芯片功能模塊和系統(tǒng)測試、性能評估和問題分析

任職要求:

1.微電子學(xué),半導(dǎo)體或相關(guān)專業(yè)碩士及以上學(xué)歷

2.有LNA、Mixer、PLL、VCO、PA,Filter,VGA,AD,DA等模塊的設(shè)計經(jīng)驗優(yōu)先

3.熟練掌握電路原理基礎(chǔ)知識,了解反饋理論及其應(yīng)用

4.能正確分析諸如運放,功放,混頻器等集成單元電路

5.熟練使用Cadence集成電路設(shè)計環(huán)境

6.會用電路仿真軟件建立正確的仿真測試平臺并正確分析電路仿真結(jié)果

7.良好的團隊合作精神,工作敬業(yè)負責(zé)

篇3:數(shù)字集成電路設(shè)計工程師崗位職責(zé)

數(shù)字集成電路設(shè)計工程師深圳捷謄技術(shù)有限公司深圳捷謄技術(shù)有限公司,捷謄技術(shù),捷謄職責(zé)描述:

1、負責(zé)算法到RTL的代碼實現(xiàn);

2、負責(zé)RTL代碼在FPGA平臺的初步驗證;

任職要求:

1、微電子與固體電子學(xué)專業(yè)、計算機相關(guān)專業(yè),本科以上學(xué)歷;

2、1年以上使用Verilog語言進行電路設(shè)計經(jīng)驗,掌握VCS,DesignCompiler,PrimeTime等EDA工具;

3、熟悉ASIC設(shè)計開發(fā)流程,具有功能驗證,時序分析的相關(guān)經(jīng)驗;

4、熟悉Altera/XilinxFPGA及其設(shè)計開發(fā)工具,能夠?qū)?shù)字代碼進行FPGA的驗證;

5、加分項:熟悉PCIE接口協(xié)議,ECC算法。