首頁 > 制度大全 > 半導(dǎo)體芯片工程師崗位職責(zé)

半導(dǎo)體芯片工程師崗位職責(zé)

2024-07-24 閱讀 6569

半導(dǎo)體芯片設(shè)備經(jīng)理工程師工藝工程師職位不限于一下,更多職位歡迎留言問詢

緊急:研發(fā)-設(shè)備技術(shù)經(jīng)理各方向

Diffpe缺depart44級(jí)以上

設(shè)備含封測設(shè)備等3年以上經(jīng)驗(yàn)可應(yīng)聘主機(jī)臺(tái)采購崗位

一、module

etch-ee

litho-ee

litho-pe

THINFILM-ee

DIFFUSION-ee

wet-ee

二、PIE:

PI,有經(jīng)理和以上層級(jí)的職缺

pie

MI量測

ye,有經(jīng)理及以上層級(jí)的職缺

wya電性測試有經(jīng)理和以上層級(jí)的職缺

三、TD(職級(jí)可談)

etch-pe

litho-pe

THINFILM-pe

DIFFUSION-pe

wet、cmp-pe

四、3d-ee

etch-ee

litho-ee

THINFILM-ee

DIFFUSION-ee

wet-ee

六、Q

AL失效分析

EHS

PQE

ProductQE

SubconQE

cqe經(jīng)理

REhead

QS

七:device

關(guān)鍵詞:FAB,半導(dǎo)體、晶圓廠、芯片、設(shè)備工程師、設(shè)備經(jīng)理、sectionmanager、工藝工程師、工藝經(jīng)理、EE工程師、PE工程師、DIFF(擴(kuò)散)、FURNACE(爐管)、WET(濕刻)、IMP(離子注入)、RTP(快速熱處理)、EPi、TF薄膜、PVD(物理氣相淀積)、CVD(化學(xué)氣相淀積)ETCH(刻蝕)-WET干法蝕刻Dry濕法蝕刻Litho(光刻)CMP(化學(xué)機(jī)械研磨)AsaTDModuleEngineer,youwillberesponsibleforrapiddeploymentofinnovativememoryprocesstechnologies,drivedevelopmenteffortspriortodeviceramp,define&executeeffectiveactionstoenablesolutionsrequiredtohitkeymilestones&achievetherequiredperformancewithintimelines.

1)Processdevelopandcontinueimprove,Setupprocessrequirement

2)Processwindowenlarge

3)Newtoolevaluation

4)Cycletimereductionandcostdown

5)Maintainprocessstable

任職資格

1.MasterDegreeoroutstandingBachelorgraduate:Microelectronics,material,physical,orrelatedmajors

2.AdvancedunderstandingofTF、Littho、Wet、DIff、Etch、CMP、processes.

3.MustpossessstrongengineeringknowledgeofPhotoequipment,including:Scanner/Trackandmaterials.

4.Proficientinstatistics,dataanalysis,DesignofExperiments(DOE).Understandingofopticsincludingtheprinciplesandapplicationofimmersionlithography,polarizedillumination.

5.Strongaptitudeforresearchanddevelopmentandabilitytocreateproduction-worthytechnologies."職位不限于一下,更多職位歡迎留言問詢

緊急:研發(fā)-設(shè)備技術(shù)經(jīng)理各方向

Diffpe缺depart44級(jí)以上

設(shè)備含封測設(shè)備等3年以上經(jīng)驗(yàn)可應(yīng)聘主機(jī)臺(tái)采購崗位

一、module

etch-ee

litho-ee

litho-pe

THINFILM-ee

DIFFUSION-ee

wet-ee

二、PIE:

PI,有經(jīng)理和以上層級(jí)的職缺

pie

MI量測

ye,有經(jīng)理及以上層級(jí)的職缺

wya電性測試有經(jīng)理和以上層級(jí)的職缺

三、TD(職級(jí)可談)

etch-pe

litho-pe

THINFILM-pe

DIFFUSION-pe

wet、cmp-pe

四、3d-ee

etch-ee

litho-ee

THINFILM-ee

DIFFUSION-ee

wet-ee

六、Q

AL失效分析

EHS

PQE

ProductQE

SubconQE

cqe經(jīng)理

REhead

QS

七:device

關(guān)鍵詞:FAB,半導(dǎo)體、晶圓廠、芯片、設(shè)備工程師、設(shè)備經(jīng)理、sectionmanager、工藝工程師、工藝經(jīng)理、EE工程師、PE工程師、DIFF(擴(kuò)散)、FURNACE(爐管)、WET(濕刻)、IMP(離子注入)、RTP(快速熱處理)、EPi、TF薄膜、PVD(物理氣相淀積)、CVD(化學(xué)氣相淀積)ETCH(刻蝕)-WET干法蝕刻Dry濕法蝕刻Litho(光刻)CMP(化學(xué)機(jī)械研磨)

篇2:芯片測試工程師崗位職責(zé)范本

1.負(fù)責(zé)跟蹤控制量芯片的測試。

2.負(fù)責(zé)解決量產(chǎn)測試過程中的問題。

3.協(xié)助測試pattern的調(diào)試。

4.根據(jù)產(chǎn)品需求編寫測試計(jì)劃,搭建測試環(huán)境。

篇3:IC芯片設(shè)計(jì)工程師崗位職責(zé)

SOCIC芯片設(shè)計(jì)工程師SOC設(shè)計(jì)工程師

職位描述

1.ARMSOC架構(gòu)設(shè)計(jì)

2.ARMSOC頂層集成

2.ARMSOC的模塊設(shè)計(jì)

任職要求Musthave:

1.精通Verilog語言

2.了解UVM方法學(xué);

3.2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4.1個(gè)以上的SOC項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5.精通AMBA協(xié)議

6.良好的溝通能力和團(tuán)隊(duì)合作能力

Preferredtohave:

1.ARM子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2.AMBA總線互聯(lián)設(shè)計(jì)

3.DDR3/4,SD/SDIO設(shè)計(jì)經(jīng)驗(yàn)

4.UART/SPI/IIC設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5.芯片集成經(jīng)驗(yàn)

IC設(shè)計(jì)工程師

職位描述

1.完成基帶算法的邏輯實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求Musthave:

1.具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2.精通Verilog,C語言

3..了解UVM方法學(xué);

4.3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5.良好的溝通能力和團(tuán)隊(duì)合作能力

Preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)

SOC設(shè)計(jì)工程師

職位描述

1.ARMSOC架構(gòu)設(shè)計(jì)

2.ARMSOC頂層集成

2.ARMSOC的模塊設(shè)計(jì)

任職要求Musthave:

1.精通Verilog語言

2.了解UVM方法學(xué);

3.2-4年芯片設(shè)計(jì)經(jīng)驗(yàn);

4.1個(gè)以上的SOC項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)

5.精通AMBA協(xié)議

6.良好的溝通能力和團(tuán)隊(duì)合作能力

Preferredtohave:

1.ARM子系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)

2.AMBA總線互聯(lián)設(shè)計(jì)

3.DDR3/4,SD/SDIO設(shè)計(jì)經(jīng)驗(yàn)

4.UART/SPI/IIC設(shè)計(jì)調(diào)試經(jīng)驗(yàn)

5.芯片集成經(jīng)驗(yàn)

IC設(shè)計(jì)工程師

職位描述

1.完成基帶算法的邏輯實(shí)現(xiàn)

2.完成基帶設(shè)計(jì)的驗(yàn)證

3.配合后端實(shí)現(xiàn)流程要求,提供時(shí)序約束

任職要求Musthave:

1.具有一定芯片設(shè)計(jì)經(jīng)驗(yàn)

2.精通Verilog,C語言

3..了解UVM方法學(xué);

4.3-4年算法實(shí)現(xiàn)經(jīng)驗(yàn)

5.良好的溝通能力和團(tuán)隊(duì)合作能力

Preferredtohave:

1.通信導(dǎo)航背景

2.導(dǎo)航基帶設(shè)計(jì)經(jīng)驗(yàn)